[发明专利]一种分裂栅4H-SiC VDMOS器件

摘要

本发明涉及一种分裂栅4H‑SiC VDMOS器件，属于功率半导体技术领域。本发明器件采用分离栅结构，在分离栅中间集成肖特基二极管，并且增加一个用于调整正向特性的第一N+区域。位于JFET区上方的肖特基接触在反向恢复过程中提供了一个电流通路，可以降低体二极管反向存储电荷，加快反向恢复过程；增加的第一N+区为器件正向偏置时提供了一个导电通道，降低器件的导通电阻，使其与传统器件保持一致。本发明的4H‑SiC VDMOS结构具有更好的开关特性与反向恢复性能，并且可以保证静态特性与传统结构基本一致。

主权项

1.一种分裂栅4H-SiC VDMOS器件，包括：漏极(1)、N+衬底(2)、N-外延层(3)、P阱(4)、第一N+区(5)、N+源区(6)、P+接触区(7)、栅氧化层(8)、栅极(9)、肖特基接触(10)、源极(11)、SiO₂层间介质(12)和JFET区(13)；/n漏极(1)、N+衬底(2)和N-外延层(3)由下至上依次层叠设置；/nJFET区(13)位于N-外延层(3)的上层；/nP阱(4)位于N-外延层(3)的上层且位于JFET区(13)的两侧，第一N+区(5)间隔的位于JFET区(13)的上层，且位于P阱(4)的上层；N+源区(6)和P+接触区(7)并排位于P阱(4)的上层，且间隔的位于第一N+区(5)的一侧；/n栅氧化层(8)位于靠近第一N+区(5)的部分N+源区(6)和第一N+区(5)上；/n栅极(9)位于栅氧化层(8)上；/nSiO₂层间介质(12)位于栅氧化层(8)和栅极(9)上；/n肖特基接触(10)位于JFET区(13)上；/n源极(11)位于P+接触区(7)和远离第一N+区(5)的部分N+源区(6)、SiO₂层间介质(12)和肖特基接触(10)上。/n