[发明专利]一种位线结构及半导体存储器在审
| 申请号： | 201910875708.4 | 申请日： | 2019-09-17 |
| 公开（公告）号： | CN110556359A | 公开（公告）日： | 2019-12-10 |
| 发明（设计）人： | 詹益旺;黄永泰;朱贤士;黄丰铭;巫俊良;童宇诚 | 申请（专利权）人： | 福建省晋华集成电路有限公司 |
| 主分类号： | H01L23/528 | 分类号： | H01L23/528;G11C7/18 |
| 代理公司： | 11227 北京集佳知识产权代理有限公司 | 代理人： | 潘颖 |
| 地址： | 362200 福建省泉州*** | 国省代码： | 福建;35 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种位线结构及半导体存储器，包括：基底；位于所述基底上的多条位线，其中，所述位线包括自所述基底起依次叠加设置的接触层和导线层，所述接触层在所述基底上的垂直投影位于所述导线层在所述基底上的垂直投影内，且所述接触层的在横截面的宽度小于所述导线层的在横截面的宽度。由上述内容可知，本发明提供的技术方案，在制作位线结构时将导线层作为掩膜，而后对接触层所在材料结构层进行刻蚀，最终制备得到横截面宽度小于导线层的接触层。由于将导线层作为掩膜而无需单独制备刻蚀接触层时相应掩膜层，进而缩减了位线结构的制程，亦即缩减了半导体存储器的制程，降低了制作成本。 | ||
| 搜索关键词： | 导线层 接触层 基底 位线结构 半导体存储器 垂直投影 刻蚀 位线 掩膜 制程 制备 材料结构 对接触层 依次叠加 掩膜层 制作 | ||
【主权项】：
1.一种位线结构，其特征在于，包括：/n基底；/n位于所述基底上的多条位线，其中，所述位线包括自所述基底起依次叠加设置的接触层和导线层，所述接触层在所述基底上的垂直投影位于所述导线层在所述基底上的垂直投影内，且所述接触层的在横截面的宽度小于所述导线层的在横截面的宽度。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于福建省晋华集成电路有限公司，未经福建省晋华集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910875708.4/，转载请声明来源钻瓜专利网。
- 上一篇：半导体装置及其熔断方法
- 下一篇：使用注入防止金属损失
