[发明专利]一种集成低势垒JBS的SiC-MOS器件的制备方法

摘要

本发明公开了一种集成低势垒JBS的SiC‑MOS器件的制备方法。本发明将传统沟槽MOS的P‑well分割，在相邻沟槽之间的中心部分区域集成低势垒JBS二极管，相比直接使用SiCMOS寄生二极管，通过在器件内集成JBS二极管的技术手段降低了正向导通压降，使其在逆变电路、斩波电路等电能变换应用中更易实现正向导通，且具有较低功率损耗以及较高的工作效率；本发明制备的SiC‑MOS器件在逆变电路、斩波电路等电能变换应用中具有反向恢复时间短，反向恢复电荷少的特点以及较快的开关速度，直接在器件内部集成一个二极管使用，降低了器件使用数目，减少了器件之间的连线，具有生产成本低、器件可靠性高以及系统体积小的优势。

主权项

1.一种集成低势垒JBS的SiC-MOS器件的制备方法，其特征在于，包括如下步骤：/nS1、对SiC衬底和SiC外延层进行清洗并且干燥；/nS2、在SiC外延层表面上进行铝离子注入，形成P-well阱区；/nS3、在P-well阱区上表面进行氮离子注入，形成源极接触n+区域；/nS4、在P-well阱区与源极接触n+区域边缘之间进行铝离子注入，形成源极接触P+区域，其中源极接触P+区域的一个侧面与P-well阱区重合，另一侧面与源极接触n+区域部分重叠，重叠区域宽度0.2μm；/nS5、对注入的杂质离子进行高温激活；/nS6、栅极沟槽的刻蚀；/nS7、对SiC衬底、SiC外延层以及栅极沟槽进行表面处理，使表面干净、平滑，并且在SiC外延层上表面及栅极沟槽表面进行干氧氧化，形成厚度50nm的SiO₂绝缘栅介质层，并且在SiO₂绝缘栅介质层上通过低压热壁化学气相淀积法淀积形成磷离子掺杂浓度为1×10²⁰cm^-3，厚度为800nm的栅电极层；/nS8、对SiO₂绝缘栅介质层以及栅电极层进行光刻、刻蚀，仅保留有栅极沟槽内部的SiO₂绝缘栅介质层以及栅电极层；/nS9、隔离介质层的淀积、光刻与刻蚀；/nS10、通过lift-off工艺溅射金属Ni淀积源极欧姆接触金属；/nS11、通过lift-off工艺溅射金属Ni淀积背面漏极欧姆接触金属；/nS12、高温合金化，使源极欧姆接触金属与背面漏极欧姆接触金属形成良好欧姆接触；/nS13、通过lift-off工艺在表面淀积高势垒肖特基金属颗粒层，颗粒相对均匀分散的分布在表面，厚度为1-2层颗粒，然后再淀积低势垒肖特基金属层，之后在850℃温度，氮气保护下进行快速热退火处理，形成高低势垒双金属肖特基接触；/nS14、表面钝化层的淀积与光刻、刻蚀，并且高温回流；/nS15、栅极金属以及连接金属的淀积以及光刻刻蚀，形成栅极金属，完成制备。/n