[发明专利]扇出型芯片封装方法及扇出型芯片封装体有效
申请号: | 201910897022.5 | 申请日: | 2019-09-23 |
公开(公告)号: | CN110581079B | 公开(公告)日: | 2021-09-03 |
发明(设计)人: | 高阳 | 申请(专利权)人: | 合肥矽迈微电子科技有限公司 |
主分类号: | H01L21/56 | 分类号: | H01L21/56;H01L23/31;H01L23/488;H01L23/49 |
代理公司: | 上海翼胜专利商标事务所(普通合伙) 31218 | 代理人: | 赵娟娟 |
地址: | 230001 安徽*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种扇出型芯片封装方法及扇出型芯片封装体,利用多次包封、开槽、沉积导电金属层、引脚电镀、图形化连接等工艺,制备的扇出型芯片封装体,芯片厚度可以减薄至小于或等于50um,极大地降低了芯片的体电阻,提高了元器件的性能;芯片背面无需再采用背银工艺利用银胶制作背银层,也无需通过导电胶粘结基板,省去了基板、银胶两种主要物料,有效节省芯片制造成本。 | ||
搜索关键词: | 扇出型 芯片 封装 方法 | ||
【主权项】:
1.一种扇出型芯片封装方法,其特征在于,包括如下步骤:/n(1)提供一待封装产品,所述待封装产品包括一载体,在所述载体上贴附有至少一个芯片,所述芯片的正面设有多个金属焊盘;/n(2)形成一第一塑封层包覆所述芯片,之后移除所述载体,其中,所述第一塑封层在所述芯片的至少一侧面向外延伸一待开槽区域;/n(3)从所述芯片的背面一侧对所述芯片以及所述第一塑封层进行减薄处理,并对所述第一塑封层的所述待开槽区域进行开槽,形成一凹槽;/n(4)在所述凹槽内进行导电金属层沉积,并在所述芯片的背面电镀形成一第一引脚,及/n在所述导电金属层的背面电镀形成一第二引脚;/n(5)从所述芯片的正面一侧对所述第一塑封层进行处理,以暴露并连接所述金属焊盘的顶面与所述导电金属层的正面,并进行塑封获取扇出型芯片封装产品。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于合肥矽迈微电子科技有限公司,未经合肥矽迈微电子科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910897022.5/,转载请声明来源钻瓜专利网。
- 上一篇:部件承载件及制造该部件承载件的方法
- 下一篇:超声波接合装置及超声波接合方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造