[发明专利]一种报文处理方法及设备有效
| 申请号： | 201910904680.2 | 申请日： | 2019-09-24 |
| 公开（公告）号： | CN110505161B | 公开（公告）日： | 2023-01-24 |
| 发明（设计）人： | 阎鑫淼;任红军 | 申请（专利权）人： | 杭州迪普科技股份有限公司 |
| 主分类号： | H04L49/90 | 分类号： | H04L49/90;H04L49/10;G06F9/50 |
| 代理公司： | 北京博思佳知识产权代理有限公司 11415 | 代理人： | 陈蕾 |
| 地址： | 310051 浙江省杭*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了一种报文处理方法及设备。所述方法应用于包括多核CPU、现场可编程门阵列FPGA芯片的设备，包括：FPGA芯片通过自身的以太网口接收待处理报文，所述待处理报文中添加有备注信息；基于FPGA芯片内置的报文分析逻辑，从所述待处理报文中分析提取出五元组信息；根据提取出的五元组信息，确定匹配于所述待处理报文的报文接收队列，作为目标报文接收队列；将所述待处理报文添加到所述目标报文接收队列，以使对应目标报文接收队列的CPU核心收取所述待处理报文。与现有技术相比，多核CPU在接收无法正确识别五元组信息的报文时，仍可以发挥多核CPU并行处理的优势。 | ||
| 搜索关键词： | 一种 报文 处理 方法 设备 | ||
【主权项】：
1.一种报文处理方法，其特征在于，所述方法应用在包括多核CPU、现场可编程门阵列FPGA芯片的设备中，所述FPGA芯片维护有N个报文接收队列，每个报文接收队列对应于所述多核CPU中的一个CPU核心；/n所述报文处理方法包括：/n所述FPGA芯片接收待处理报文，所述待处理报文中添加有备注信息；/n基于内置的报文分析逻辑，从所述待处理报文中提取五元组信息；/n根据提取出的五元组信息，从所述N个报文接收队列中确定匹配于所述待处理报文的目标报文接收队列；/n将所述待处理报文添加到所述目标报文接收队列，以使目标报文接收队列对应的CPU核心从所述目标报文接收队列中收取所述待处理报文进行处理。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于杭州迪普科技股份有限公司，未经杭州迪普科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910904680.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种通信方法及装置
- 下一篇：消息传输方法、装置及电子设备
