[发明专利]一种基于FPGA的系统内时钟同步和时间同步的方法及装置有效
| 申请号： | 201910936938.7 | 申请日： | 2019-09-29 |
| 公开（公告）号： | CN110708133B | 公开（公告）日： | 2021-07-27 |
| 发明（设计）人： | 陈奇强;徐林涛;胡磊;吴双;齐银锋 | 申请（专利权）人： | 杭州晨晓科技股份有限公司 |
| 主分类号： | H04J3/06 | 分类号： | H04J3/06;G05B19/042 |
| 代理公司： | 北京国昊天诚知识产权代理有限公司 11315 | 代理人： | 赵传海 |
| 地址： | 310053 浙江省杭州市*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了一种基于FPGA的系统内时钟同步和时间同步的方法及装置，该方法包括：通过FPGA接收主子系统发送的参考时钟，并输出与所述参考时钟同频的第一时钟，以更新从子系统的系统时钟；基于与所述参考时钟同频的第一时钟进行比特信息的采样，并解析所述采样的比特信息对应的数据帧；根据所述解析后的数据帧提取出所述主子系统的系统时间；在所述主子系统的系统时间的基础上加上线路延迟时间后，输出与所述主子系统的系统时间实时同步的第一时间，以更新所述从子系统的系统时间。本申请实现了系统时钟同步和系统时间同步，且实现方法简单可靠。 | ||
| 搜索关键词： | 一种 基于 fpga 系统 时钟 同步 时间 方法 装置 | ||
【主权项】：
1.一种基于FPGA的系统内时钟同步和时间同步的方法，其特征在于，包括：/n通过FPGA接收主子系统发送的参考时钟，并输出与所述参考时钟同频的第一时钟，以更新从子系统的系统时钟；/n基于与所述参考时钟同频的第一时钟进行比特信息的采样，并解析所述采样的比特信息对应的数据帧；/n根据所述解析后的数据帧提取出所述主子系统的系统时间；/n在所述主子系统的系统时间的基础上加上线路延迟时间后，输出与所述主子系统的系统时间实时同步的第一时间，以更新所述从子系统的系统时间。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于杭州晨晓科技股份有限公司，未经杭州晨晓科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910936938.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种TDD-LTE上行信号频域检测方法
- 下一篇：四轮独立转向时间同步方法
