[发明专利]三维存储器结构及其制备方法有效
申请号: | 201910966859.0 | 申请日: | 2019-10-12 |
公开(公告)号: | CN110797343B | 公开(公告)日: | 2022-05-27 |
发明(设计)人: | 左明光;张坤;熊少游;周烽;宋锐;曾海;詹侃 | 申请(专利权)人: | 长江存储科技有限责任公司 |
主分类号: | H01L27/11524 | 分类号: | H01L27/11524;H01L27/11556;H01L27/1157;H01L27/11582 |
代理公司: | 北京汉之知识产权代理事务所(普通合伙) 11479 | 代理人: | 陈敏 |
地址: | 430074 湖北省武汉市洪山区东*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种三维存储器结构及其制备方法,制备方法包括如下步骤:提供半导体衬底,形成叠层结构,并于叠层结构中形成沟道孔,形成功能侧壁层,形成沟道层,形成栅极间隙,去除所述牺牲层形成牺牲间隙;于牺牲间隙内形成栅极层;以及于形成有栅极层的叠层结构上制备绝缘盖层,且绝缘盖层与栅极间隙形成间隙腔。通过上述方案,本发明在栅极间隙中制备间隙腔,进一步在间隙腔内壁制备包覆栅极层的漏电材料抑制层,从而可以有利于栅极漏电流的减小,并减小材料制备所带来的应力,进而减小整个器件结构的应力,采用背面刻蚀等工艺制备背面连接引出区,从背面连线实现与正面连线响应的功能。 | ||
搜索关键词: | 三维 存储器 结构 及其 制备 方法 | ||
【主权项】:
1.一种三维存储器结构的制备方法,其特征在于,所述制备方法包括如下步骤:/n提供半导体衬底;/n于所述半导体衬底上形成叠层结构,并于所述叠层结构中形成沟道孔,所述叠层结构包括交替叠置的牺牲层及绝缘介质层,所述沟道孔贯穿所述叠层结构;/n于所述沟道孔的内壁上形成功能侧壁层,于所述功能侧壁层表面形成沟道层;/n于所述叠层结构内形成栅极间隙,所述栅极间隙与所述沟道孔之间具有间距;/n基于所述栅极间隙去除所述牺牲层,以形成牺牲间隙;/n于所述牺牲间隙内形成栅极层;以及/n于形成有所述栅极层的所述叠层结构上制备绝缘盖层,且所述绝缘盖层与所述栅极间隙形成间隙腔。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910966859.0/,转载请声明来源钻瓜专利网。
- 上一篇:存储器件的制造方法及该存储器件
- 下一篇:一种半导体器件的制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的