[发明专利]实现PXIe测控板卡模块中DAC同步的系统及方法有效
| 申请号： | 201910968706.X | 申请日： | 2019-10-12 |
| 公开（公告）号： | CN110737625B | 公开（公告）日： | 2021-03-23 |
| 发明（设计）人： | 赵素梅;张孝飞;刘强 | 申请（专利权）人： | 浪潮集团有限公司 |
| 主分类号： | G06F13/42 | 分类号： | G06F13/42 |
| 代理公司： | 济南信达专利事务所有限公司 37100 | 代理人： | 孙园园 |
| 地址： | 250100 山东*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种实现PXIe测控板卡模块中DAC同步的系统及方法，属于DAC同步领域，要解决的技术问题为如何实现PXIe总线测控板卡中多个DAC同步。其结构用于实现单个PXIe测控板卡模块中多个DAC的同步以及多个PXIe测控板卡模块中多个DAC的同步，包括：FPGA模块；限压保护模块，与FPGA模块电连接；时钟缓冲模块，为二选一时钟缓冲模块，与FPGA模块电连接；时钟同步模块，分别与FPGA模块和和时钟缓冲模块电连接。其方法为通过上述系统实现单个PXIe测控板卡模块中多个DAC的同步以及多个PXIe测控板卡模块中多个DAC的同步。 | ||
| 搜索关键词： | 实现 pxie 测控 板卡 模块 dac 同步 系统 方法 | ||
【主权项】：
1.实现PXIe测控板卡模块中DAC同步的系统，其特征在于用于实现单个PXIe测控板卡模块中多个DAC的同步以及多个PXIe测控板卡模块中多个DAC的同步，所述系统包括：/nFPGA模块，用于接收触发输入信号以及输出选择控制信号；/n限压保护模块，所述限压保护模块与FPGA模块电连接，用于防止输入FPGA模块的触发输入信号过压或过流损坏DPGA模块；/n时钟缓冲模块，所述时钟缓冲模块为二选一时钟缓冲模块，与FPGA模块电连接，用于根据选择控制信号从PXIe测控板卡模块的前板输入参考时钟和PXIe背板输入参考时钟中选择一个时钟作为输入参考时钟，并输出与所述输入参考时钟同频率同相位的时钟信号作为第一基准时钟；/n时钟同步模块，所述时钟同步模块分别与FPGA模块和和时钟缓冲模块电连接，用于以第一基准时钟为基准、向FPGA模块输入第一参考时钟并向每个DAC输入第一器件时钟，所述第一参考时钟与第一器件时钟相位对齐，且所述第一参考时钟的个数与所述DAC的个数一一对应，所述第一器件时钟作为对应DAC的采样时钟；/n所述FPGA模块用于以所述第一参考时钟为参考，向每个DAC输入数据时钟以及同步信号参考时钟，以确保所有DAC的数据时钟和采样时钟均相位对齐，并用于在触发输入信号有效时，按照所述相位对齐的数据时钟和采样时钟输出数据流至单个PXIe测控板卡模块中每个DAC或多个PXIe测控板卡模块中每个DAC。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于浪潮集团有限公司，未经浪潮集团有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910968706.X/，转载请声明来源钻瓜专利网。
- 上一篇：一种实现PCIE总线切换外设挂载的电路
- 下一篇：一种智能计算器
