[发明专利]一种深度卷积神经网络硬件加速器中的区域并行数据载入装置及方法在审
| 申请号： | 201910979031.9 | 申请日： | 2019-10-15 |
| 公开（公告）号： | CN110766150A | 公开（公告）日： | 2020-02-07 |
| 发明（设计）人： | 杨旭光;林森;伍世聪 | 申请（专利权）人： | 北京芯启科技有限公司 |
| 主分类号： | G06N3/063 | 分类号： | G06N3/063 |
| 代理公司： | 11453 北京名华博信知识产权代理有限公司 | 代理人： | 李冬梅 |
| 地址： | 100091 北京市海淀区上地*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种用于深度卷积的区域化并行数据载入装置及方法，此设计可满足为并行硬件加速计算执行单元阵列提供高带宽的数据输入，还因将输入数据区域化而大大化简了电路设计。此装置设计包括：并行输入寄存阵列，为输入缓存中的输入特征图提供数据重排布的快速寄存区域；并行输入数据访问引擎，对并行输入寄存阵列中的数据进行区域化的并行访问，简化了连接电路的结构，节省了面积与功耗。 | ||
| 搜索关键词： | 区域化 输入寄存 并行 并行输入数据 并行访问 并行数据 并行硬件 单元阵列 电路设计 连接电路 输入缓存 输入特征 数据重排 载入装置 装置设计 高带宽 寄存 功耗 卷积 引擎 访问 | ||
【主权项】：
1.一种深度卷积神经网络硬件并行加速器中的区域并行数据载入装置，其特征包括：/n并行输入寄存阵列，为输入缓存中的输入特征图提供数据重排布的快速寄存区域，所寄存的数据将作为并行加速计算单元阵列进行高带宽计算的输入数据，可供随机访问或同时并行、并发的多路访问；/n并行输入数据访问引擎，对上述并行输入寄存阵列中的数据进行区域化的并行、并发访问，无需对上述寄存阵列进行整体访问，也不会造成任何数据缺失。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京芯启科技有限公司，未经北京芯启科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910979031.9/，转载请声明来源钻瓜专利网。
