[发明专利]基于ARMv8体系的计算内核优化方法有效
| 申请号： | 201910986292.3 | 申请日： | 2019-10-17 |
| 公开（公告）号： | CN110782009B | 公开（公告）日： | 2023-09-08 |
| 发明（设计）人： | 全哲;何楠;刘彦;彭阳 | 申请（专利权）人： | 湖南大学 |
| 主分类号： | G06N3/0464 | 分类号： | G06N3/0464;G06N3/063 |
| 代理公司： | 深圳市兴科达知识产权代理有限公司 44260 | 代理人： | 王翀;阳江军 |
| 地址： | 410082 湖*** | 国省代码： | 湖南;43 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于ARMv8体系的计算内核优化方法。本发明针对寄存器使用情况，使用了所有32个寄存器，能够更好更完整地调用硬件资源，节省卷积过程中进行矩阵计算时的矩阵分块时间，从而提升整体的计算效率，帮助我们得到更高的工程效率应用在卷积神经网络中的卷积过程里，能有效加速其在ARMv8体系结构的运算时间。 | ||
| 搜索关键词： | 基于 armv8 体系 计算 内核 优化 方法 | ||
【主权项】：
1.一种基于ARMv8体系的计算内核优化方法，其特征在于，包括如下步骤：/n步骤一、构建输入矩阵：通过卷积过程中的im2col函数将卷积核转化成矩阵A，将输入的图像转化成矩阵B；矩阵A矩阵B作为输入矩阵；分别对矩阵A和矩阵B进行量化到8位操作得到量化后的矩阵A和量化后的矩阵B；量化后的矩阵A和量化后的矩阵B作为量化矩阵；/n步骤二、对量化矩阵进行分块打包操作得到数据，即将量化矩阵中元素按照计算内核大小顺序，即按照计算内核大小(8x8)将矩阵按从左至右从上至下的顺序放到连续内存地址；/n步骤三、将数据按照上一步中根据内核布局排列好的顺序加载到寄存器，并操作寄存器数据进行乘加计算；/n步骤四、将数据的乘加计算得到的结果存储到中间矩阵，进行下一次乘加，直到所有的数据加载完毕；/n步骤五、对得到的结果进行解包操作，即将数据按照计算内核大小顺序原路放回原矩阵位置，从而保证计算结果的准确。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于湖南大学，未经湖南大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910986292.3/，转载请声明来源钻瓜专利网。
