[发明专利]基于非易失器件的通用逻辑综合方法及装置有效
| 申请号： | 201911005612.9 | 申请日： | 2019-10-22 |
| 公开（公告）号： | CN110765710B | 公开（公告）日： | 2021-11-30 |
| 发明（设计）人： | 刘家隆;马铭远;朱振华;汪玉;杨华中 | 申请（专利权）人： | 清华大学 |
| 主分类号： | G06F30/327 | 分类号： | G06F30/327 |
| 代理公司： | 北京清亦华知识产权代理事务所(普通合伙) 11201 | 代理人： | 王艳斌 |
| 地址： | 10008*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于非易失器件的通用逻辑综合方法及装置，其中，该方法包括：获取基础逻辑门描述文件和电路描述文件，将基础逻辑门描述文件和电路描述文件输入开源电路综合工具中进行编译生成基础逻辑门网表文件；根据映射规则生成器和基础逻辑门描述文件生成逻辑门位置约束关系，以逻辑门位置约束关系、基础逻辑门网表文件和实际内存约束为约束条件，以最小延迟为优化目标，输入优化求解器进行优化，生成优化结果。该方法可以对任何非易失基本逻辑实现方案进行逻辑综合，在逻辑实现层面考虑物理内存限制及延时、能效优化，并进一步对逻辑综合工具的运行时间进行加速优化。 | ||
| 搜索关键词： | 基于 非易失 器件 通用 逻辑 综合 方法 装置 | ||
【主权项】：
1.一种基于非易失器件的通用逻辑综合方法，其特征在于，包括以下步骤：/n获取基础逻辑门描述文件和电路描述文件，将所述基础逻辑门描述文件和所述电路描述文件输入开源电路综合工具中进行编译生成基础逻辑门网表文件；/n根据映射规则生成器和所述基础逻辑门描述文件生成逻辑门位置约束关系，以所述逻辑门位置约束关系、所述基础逻辑门网表文件和实际内存约束为约束条件，以最小延迟为优化目标，输入优化求解器进行优化，生成优化结果。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于清华大学，未经清华大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201911005612.9/，转载请声明来源钻瓜专利网。
