[发明专利]一种内嵌沟道二极管的SiC MOSFET制备方法有效
| 申请号： | 201911040817.0 | 申请日： | 2019-10-30 |
| 公开（公告）号： | CN110739219B | 公开（公告）日： | 2023-03-21 |
| 发明（设计）人： | 周新田;宫皓;贾云鹏;胡冬青;吴郁 | 申请（专利权）人： | 北京工业大学 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/78 |
| 代理公司： | 北京思海天达知识产权代理有限公司 11203 | 代理人： | 吴荫芳 |
| 地址： | 100124 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： |
本发明提供一种内嵌沟道二极管的SiC MOSFET制备方法，具体包括在衬底层上表面依次生长N‑漂移层、JFET区；在JFET区两侧形成P‑base区；在P‑base区形成N+源区和P‑plus区；在JFET区、N+源区、P‑plus上表面形成MOSFET栅氧以及厚度较薄的沟道二极管栅氧；在MOSFET栅氧及沟道二极管栅氧的上表面形成MOSFET多晶硅栅和沟道二极管多晶硅栅；在MOSFET多晶硅栅及沟道二极管多晶硅栅上表面淀积SiO |
||
| 搜索关键词： | 一种 沟道 二极管 sic mosfet 制备 方法 | ||
【主权项】：
1.一种内嵌沟道二极管的SiC MOSFET制备方法，其特征在于，包括：/n在衬底层2上表面生长N-漂移层3；/n在所述N-漂移层3上表面生长JFET区4；/n在所述JFET区4上采用Ni/Au金属层作为阻挡层，进行2～5次能量为100keV～600keV的Al离子注入，形成左右两个P-base区5；/n在所述左右两个P-base区5及JFET区4上表面采用SiO
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京工业大学，未经北京工业大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201911040817.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种二极管的制备工艺
- 下一篇：N型半导体器件及其制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
