[发明专利]一种数据处理系统、方法和装置在审
| 申请号： | 201911048060.X | 申请日： | 2019-10-30 |
| 公开（公告）号： | CN110781104A | 公开（公告）日： | 2020-02-11 |
| 发明（设计）人： | 刘均;刘权列 | 申请（专利权）人： | 深圳市元征科技股份有限公司 |
| 主分类号： | G06F13/12 | 分类号： | G06F13/12;G06F13/42 |
| 代理公司： | 44285 深圳市深佳知识产权代理事务所(普通合伙) | 代理人： | 常忠良 |
| 地址： | 518000 广东省深圳市龙*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请实施例公开了一种数据处理系统、方法和装置，当第一寄存器接收到数据时，触发DMA控制器将数据从第一寄存器传输至第一缓存队列，以便于处理器根据有效数据地址从第一缓存队列中读取数据。通过触发DMA控制器将数据从寄存器传输至缓存队列，处理器无需进入中断程序，有效的提升了数据的接收效率。处理器检测到第二缓存队列接收到数据时，将有效数据地址以及有效长度发送至DMA控制器；DMA控制器根据有效数据地址以及有效长度，从第二缓存队列中读取目标数据传输至第二寄存器。通过DMA控制器和缓存队列的配合进行高效率的数据的收发处理，降低了数据的丢失，有效的提升了收发数据的处理效率。 | ||
| 搜索关键词： | 缓存队列 有效数据 寄存器传输 有效长度 寄存器 处理器 触发 数据处理系统 处理器检测 方法和装置 处理效率 读取目标 接收效率 收发处理 收发数据 数据传输 中断程序 高效率 队列 发送 申请 配合 | ||
【主权项】：
1.一种数据处理系统，其特征在于，包括处理器、与所述处理器连接的直接内存存取DMA控制器，分别与所述DMA控制器连接的第一缓存队列、第二缓存队列、第一寄存器和第二寄存器；/n当所述第一寄存器接收到数据时，触发所述DMA控制器将所述数据从所述第一寄存器传输至所述第一缓存队列，以便于处理器根据有效数据地址从所述第一缓存队列中读取数据；/n所述处理器还用于当检测到所述第二缓存队列接收到数据时，将有效数据地址以及有效长度发送至所述DMA控制器；相应的，所述DMA控制器，用于根据所述有效数据地址以及所述有效长度，从所述第二缓存队列中读取目标数据传输至所述第二寄存器。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市元征科技股份有限公司，未经深圳市元征科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201911048060.X/，转载请声明来源钻瓜专利网。
