[发明专利]半导体器件的制作方法有效

专利信息
申请号: 201911070181.4 申请日: 2019-11-05
公开(公告)号: CN110783342B 公开(公告)日: 2022-08-09
发明(设计)人: 刘云飞 申请(专利权)人: 长江存储科技有限责任公司
主分类号: H01L27/11524 分类号: H01L27/11524;H01L27/11556;H01L27/1157;H01L27/11582
代理公司: 北京集佳知识产权代理有限公司 11227 代理人: 张静
地址: 430074 湖北省武汉市洪山区东*** 国省代码: 湖北;42
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种半导体器件的制作方法,在器件区形成器件堆叠结构,在非器件区形成参照堆叠结构,在对器件堆叠结构进行刻蚀形成台阶结构过程中,同步对参照堆叠结构进行刻蚀,检测参照堆叠结构中绝缘介质层的厚度,基于参照堆叠结构中绝缘介质层的厚度,可以确定器件堆叠结构的台阶结构中绝缘介质层的厚度,可以在器件堆叠结构上制备台阶结构的过程中,通过参照堆叠结构中绝缘介质层的厚度实时检测台阶结构中露出的绝缘介质层的厚度,便于台阶结构中绝缘介质层厚度的实时监控,可以用于监控不同厚度台阶的工艺偏移量,通过检测参考堆叠结构中绝缘介质层厚度,可以实现器件堆叠结构中台阶又快又好的刻蚀,并及时发现绝缘介质层过刻蚀问题。
搜索关键词: 半导体器件 制作方法
【主权项】:
1.一种半导体器件的制作方法,其特征在于,包括:/n提供半导体衬底,所述半导体衬底具有器件区以及非器件区;/n在所述器件区形成器件堆叠结构,在所述非器件区形成参照堆叠结构,所述器件堆叠结构以及所述参照堆叠结构具有同步形成的多层交替层叠设置的绝缘介质层;/n对所述器件堆叠结构以及所述参照堆叠结构进行同步刻蚀,在所述器件堆叠结构中形成台阶结构,检测所述参照堆叠结构中绝缘介质层的厚度;/n基于所述参照堆叠结构中绝缘介质层的厚度,确定所述台阶结构中绝缘介质层的厚度。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201911070181.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top