[发明专利]输入输出逻辑电路、物理层接口模块及FPGA芯片、存储系统有效
| 申请号： | 201911126318.3 | 申请日： | 2019-11-18 |
| 公开（公告）号： | CN111009272B | 公开（公告）日： | 2020-08-25 |
| 发明（设计）人： | 汤博先;杜辉;韩志伟;刘烈;刘建华;杜金凤 | 申请（专利权）人： | 广东高云半导体科技股份有限公司 |
| 主分类号： | G11C11/406 | 分类号： | G11C11/406;G11C11/4076;G11C11/4096 |
| 代理公司： | 深圳众鼎专利商标代理事务所(普通合伙) 44325 | 代理人： | 詹建新 |
| 地址： | 510000 广东省广*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种输入输出逻辑电路，包括时钟模块，与所述时钟模块连接的第一传输电路和第二传输电路连接；在写数据时，所述第二传输电路用于接收写数据，并将所述写数据发往PSRAM存储器；所述第一传输电路用于接收时钟信号，并将所述时钟信号延迟指定相位后发送至所述PSRAM存储器，以指示所述PSRAM存储器接收所述写数据；在读数据时，所述第一传输电路用于接收时钟信号，将所述时钟信号延迟指定相位后发送至所述PSRAM存储器，以指示所述PSRAM存储器取出读数据；所述第二传输电路用于获取所述PSRAM存储器中发送的读数据，将所述读数据延迟指定相位后发往所述数据通路模块。本发明解决了中低密度FPGA芯片不能完成对PSRAM存储器访问的问题，并保证了高速传输的性能。 | ||
| 搜索关键词： | 输入输出 逻辑电路 物理层 接口 模块 fpga 芯片 存储系统 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于广东高云半导体科技股份有限公司，未经广东高云半导体科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201911126318.3/，转载请声明来源钻瓜专利网。
