[发明专利]N型半导体器件及其制造方法在审
申请号: | 201911192536.7 | 申请日: | 2019-11-28 |
公开(公告)号: | CN110739220A | 公开(公告)日: | 2020-01-31 |
发明(设计)人: | 翁文寅 | 申请(专利权)人: | 上海华力集成电路制造有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78 |
代理公司: | 31211 上海浦一知识产权代理有限公司 | 代理人: | 郭四华 |
地址: | 201315 上海市浦东新区中国(上*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种N型半导体器件,包括:形成于硅衬底表面上的栅极结构;栅极结构形成于凹槽中,包括依次叠加的栅介质层、N型功函数层和金属栅;沟道区形成于硅衬底表面中;N型半导体器件的工艺节点为7nm以下,凹槽的宽度为20nm以下;N型功函数层的厚度减薄到满足金属栅对所述凹槽进行完全填充的要求;N型功函数层的材料采用TaAl,利用TaAl的功函数接近所述底的导带底的特性来减少N型半导体器件的阈值电压,使功函数层的厚度和器件阈值电压同时满足7nm以下的工艺节点的器件要求。本发明还公开了一种N型半导体器件的制造方法。本发明能使N型功函数层的材料同时满足厚度缩小以及阈值电压减少的要求,能很好应用于7nm以下工艺节点的制程中。 | ||
搜索关键词: | 工艺节点 硅衬底表面 栅极结构 阈值电压 金属栅 器件阈值电压 功函数层 厚度减薄 厚度缩小 器件要求 依次叠加 栅介质层 功函数 沟道区 导带 制程 填充 应用 制造 | ||
【主权项】:
1.一种N型半导体器件,其特征在于,包括:/n形成于硅衬底表面上的栅极结构;/n所述栅极结构形成于凹槽中,所述栅极结构包括依次叠加的栅介质层、N型功函数层和金属栅;所述栅介质层形成于所述凹槽的侧面和底部表面,所述N型功函数层形成于所述栅介质层的表面,所述金属栅将所述凹槽完全填充;/nP型掺杂的沟道区形成于所述硅衬底表面中,被所述栅极结构覆盖的所述沟道区的表面用于形成沟道;/nN型半导体器件的工艺节点为7nm以下,所述凹槽的宽度为20nm以下;所述N型功函数层的厚度减薄到满足所述金属栅对所述凹槽进行完全填充的要求;/n所述N型功函数层的材料采用TaAl,利用TaAl的功函数接近所述硅衬底的导带底的特性来减少所述N型半导体器件的阈值电压,使所述功函数层的厚度和所述N型半导体器件的阈值电压同时满足7nm以下的工艺节点的器件要求。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司,未经上海华力集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201911192536.7/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造