[实用新型]3D堆叠装置有效
| 申请号： | 201920326684.2 | 申请日： | 2019-03-14 |
| 公开（公告）号： | CN209728745U | 公开（公告）日： | 2019-12-03 |
| 发明（设计）人： | 布莱恩·C·贾德;马修·H·克莱因 | 申请（专利权）人： | 赛灵思公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 11517 北京市君合律师事务所 | 代理人： | 毛健;顾云峰<国际申请>=<国际公布>= |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开的示例描述了3D堆叠装置。3D堆叠装置包括沿垂直方向堆叠的多个半导体芯片，使得在堆叠中每个芯片在上方、下方或上方和下方处结合到芯片。在一个实施例中，每个芯片是相同的——例如，具有在所述芯片中以相同构造设置的相同电路。所述3D堆叠装置通过将所述芯片分成多个条带来提供冗余逻辑层，这些条带通过芯片间桥接互连。例如，所述3D堆叠装置可以包括三个堆叠的芯片，其被分成三个不同的条带，其中每个条带包括每个所述芯片中的一部分。只要条带中只有一个部分是非功能性的，所述芯片间桥接就允许所述条带中的所述其他部分接收和路由数据。 | ||
| 搜索关键词： | 芯片 条带 堆叠装置 堆叠 桥接 半导体芯片 路由数据 冗余逻辑 互连 电路 | ||
【主权项】：
1.一种3D堆叠装置，其特征在于，所述3D堆叠装置包括：/n多个半导体芯片，所述多个半导体芯片彼此垂直堆叠，其中所述多个芯片中的每一个被逻辑划分为相同数量的部分，其中同一芯片中的每个所述部分通过芯片间桥接与相邻部分分离，/n其中，一列中的所述多个芯片中的每个芯片的相应部分被集合在一起以形成第一条带，其中所述第一条带中的所述相应部分包括去激活部分和第一激活部分，/n其中，与所述第一条带邻接的至少一个芯片间桥接被配置为将数据从相邻条带中的第二激活部分路由至所述第一条带中的所述第一激活部分，其中所述第二激活部分与所述去激活部分在所述同一芯片中，但是与所述第一激活部分在不同的芯片中。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于赛灵思公司，未经赛灵思公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201920326684.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种汽车底盘在环仿真系统
- 下一篇：一种基于蓝牙辅助的用户身份识别系统
