[实用新型]CMOS自校准光强监测集成电路

摘要

CMOS自校准光强监测集成电路，光强测量电路中，输出端与电流电压线性转换电路的输入端相连；电流电压线性转换电路的输入端接光强测量电路的输出端和自校准/监测控制开关阵列的第一输入端3a；自校准/监测控制开关阵列的第一输入端与电流电压线性转换电路的输出端相连，第二输入端SEL为自校准控制输入端，第一输出端、第二输出端分别与输出电压采样保持电路第一输入端、第二输入端相连；输出电压采样保持电路的第一输入端、第二输入端分别接自校准/监测控制开关阵列的第一输出端、第二输出端；比较放大电路(5)的第一输入端、第二输入端分别接输出电压采样保持电路第一输出端、第二输出端，输出端OUT2是本实用新型的输出端。

主权项

1.CMOS自校准光强监测集成电路，其特征在于：由光强测量电路(1)、电流电压线性转换电路(2)、自校准/监测控制开关阵列(3)、输出电压采样保持电路(4)、比较放大电路(5)组成；/n光强测量电路(1)中，输出端1b与电流电压线性转换电路(2)的输入端2a相连；/n光强测量电路(1)由浅PN结光电二极管D1、深PN结光电二极管D2组成；浅PN结光电二极管D1与深PN结光电二极管D2共阴极连接，并且作为该光强测量电路(1)的输出端1b，深PN结光电二极管D1与PN结光电二极管D2共阳极连接，并接地；/n电流电压线性转换电路(2)中，输入端2a接光强测量电路(1)的输出端1b，输出端2b接自校准/监测控制开关阵列(3)的第一输入端3a；/n电流电压线性转换电路(2)由NMOS管N1、N2、N3、N4和PMOS管P1、P2、P3、P4以及电容C1组成；PMOS管P1源极接电源VDD，栅极接PMOS管P2栅极，漏极接PMOS管P3源极，PMOS管P3栅极接PMOS管P4栅极，漏极与NMOS管N1漏极相连，并作为该电流电压线性转换电路(2)的输出端2b，NMOS管N1栅极接NMOS管N2栅极，源极接NMOS管N3漏极，NMOS管N3源极接地，栅极作为该电流电压线性转换电路(2)的输入端2a，PMOS管P2源极接电源VDD，栅漏短接，漏极接PMOS管P4源极，PMOS管P4栅漏短接，漏极接NMOS管N2漏极，NMOS管N2栅漏短接，源极接NMOS管N4漏极，NMOS管N4栅漏短接，源极接地，电容C1一端接该电流电压线性转换电路(2)的输出端2b，电容C1另一端接该电流电压线性转换电路(2)的输入端2a；/n自校准/监测控制开关阵列(3)中，第一输入端3a与电流电压线性转换电路(2)的输出端2b相连，第二输入端SEL为自校准控制输入端，第一输出端31b、第二输出端32b分别与输出电压采样保持电路(4)第一输入端41a、第二输入端42a相连；/n自校准/监测控制开关阵列(3)由PMOS管P5、P6、P7、P8和NMOS管N5、N6、N7、N8组成；PMOS管P5源极接电源VDD，栅极与NMOS管N5栅极、NMOS管N6栅极、PMOS管P7栅极、PMOS管P8栅极相连并作为第二输入端SEL，PMOS管P5的漏极与NMOS管N5的漏极相连并和PMOS管P6的栅极、NMOS管N7的栅极、NMOS管N8的栅极相连，NMOS管N5的源极接地，PMOS管P6的源极与NMOS管N6的漏极、PMOS管P7的源极、NMOS管N7的漏极相连并作为第一输入端3a，PMOS管P6的漏极与NMOS管N6的源极、PMOS管P7的漏极、NMOS管N7的源极相连，NMOS管N8的漏极与PMOS管P8的源极相连并作为第一输出端31b，NMOS管N8的源极与PMOS管P8的漏极相连并作为第二输出端32b；/n输出电压采样保持电路(4)中，第一输入端41a、第二输入端42a分别接自校准/监测控制开关阵列(3)的第一输出端31b、第二输出端32b，第一输出端为OUT1，第二输出端为4b；/n输出电压采样保持电路(4)由电容C2和C3组成；电容C2一端接第一输出端OUT1，另一端接地，电容C3一端接输出4b，另一端接地；/n比较放大电路(5)中，第一输入端51a、第二输入端52a分别接输出电压采样保持电路(4)第一输出端OUT1、第二输出端4b，输出端OUT2为该比较放大电路(5)的输出端，同时也是总输出端；/n比较放大电路(5)由NMOS管N9、N10、N11、N12、N13、N14、N15和PMOS管P9、P10、P11、P12、P13、P14、P15组成；PMOS管P11源极接电源VDD，栅极接PMOS管P14栅极，PMOS管P9源极接PMOS管P10源极且连接至PMOS管P11漏极，PMOS管P9栅极接NMOS管N9栅极，PMOS管P10栅极接NMOS管N10栅极，NMOS管N9栅极作为该比较放大电路(5)的第一输入端51a，源极接NMOS管N10源极且连接至NMOS管N11漏极，NMOS管N10栅极作为该比较放大电路(5)的第二输入端52a，NMOS管N11源极接地，栅极接NMOS管N14栅极，PMOS管P14源极接电源VDD，栅漏短接，栅极接PMOS管P15栅极，漏极接PMOS管P12源极，并引出端口接NMOS管N9漏极，PMOS管P12栅极接PMOS管P13栅极，栅漏短接，漏极接NMOS管N12漏极，NMOS管N12栅漏短接，栅极接NMOS管N13栅极，源极接NMOS管N15漏极，并引出端口接PMOS管P10漏极，NMOS管N14栅漏短接，栅极接NMOS管N15栅极，源极接地，PMOS管P15源极接电源VDD，漏极接PMOS管P13源极，并引出端口接NMOS管N10漏极，PMOS管P13漏极接NMOS 管N13漏极，并引出端口作为整个电路的输出端OUT2，NMOS管N13源极接NMOS管N15漏极，并引出端口接PMOS管P10漏极，NMOS管N15源极接地。/n