[实用新型]免保持动态D触发器、数据运算单元、芯片、算力板及计算设备

摘要

本实用新型提供一种免保持动态D触发器、数据运算单元、芯片、算力板及计算设备。免保持动态D触发器包括输入端、输出端以及时钟信号端；输入驱动单元，用于反相传输所述输入端的数据；第一锁存单元，用于在时钟信号控制下锁存经所述输入驱动单元反相的所述数据；第二锁存单元，用于锁存所述输出端的数据并在时钟信号控制下将所述第一锁存单元锁存的所述数据反相传输；输出驱动单元，用于反相并输出从所述第二锁存单元接收到的所述数据；其中，所述第一锁存单元、所述第二锁存单元在时钟信号控制下通过单一元件实现高电平、低电平和高阻三种状态的输出。可以简化后端布局布线流程，降低设计难度，提高性能，增加实用性。