[发明专利]用于操作高速缓存和指令高速缓存提取和解码指令的低延迟同步

摘要

本文描述的技术提供一种指令提取和解码单元，所述指令提取和解码单元具有操作高速缓存，其中在从所述操作高速缓存提取已解码的操作与使用解码单元提取和解码指令之间切换时具有低延迟。所述低延迟是通过同步机制实现的，所述同步机制允许工作流过操作高速缓存路径和指令高速缓存路径两者，直到所述工作由于需要等待来自相反路径的输出而停止。所述操作高速缓存路径和所述指令高速缓存路径中解耦缓冲器的存在允许保持工作，直到所述工作被清除以继续进行。诸如允许在单个周期中检测多个命中的特别配置的操作高速缓存标签阵列的其他改进还通过例如提高从存储预测的地址块的预测队列消耗条目的速度来改进延迟。