[发明专利]高速串行链路的低延迟前向纠错在审
| 申请号： | 202010041735.4 | 申请日： | 2020-01-15 |
| 公开（公告）号： | CN111585694A | 公开（公告）日： | 2020-08-25 |
| 发明（设计）人： | D·达斯夏尔马 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | H04L1/00 | 分类号： | H04L1/00 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 刘瑜 |
| 地址： | 美国加*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 系统和设备可以包括用于发送数据的端口；以及耦合到该端口的链路。端口在准备跨链路发送数据块时用于确定要跨该链路发送的数据的突发的大小；基于数据的突发的大小，确定用于前向纠错的多个纠错码字；交织多个纠错码字中的每一个，以与数据的突发的连续符号相对应；以及跨链路发送包括交织的多个纠错码的数据的突发。 | ||
| 搜索关键词： | 高速 串行 延迟 纠错 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202010041735.4/，转载请声明来源钻瓜专利网。
