[发明专利]存在串行互连的重定时器时实现同步报头抑制延迟优化在审
| 申请号： | 202010081416.6 | 申请日： | 2020-02-06 |
| 公开（公告）号： | CN111666244A | 公开（公告）日： | 2020-09-15 |
| 发明（设计）人： | M·耶恩;D·达斯夏尔马;B·坦南特;P·贾亚普拉卡什巴拉德瓦杰 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F13/42 | 分类号： | G06F13/42 |
| 代理公司： | 北京尚诚知识产权代理有限公司 11322 | 代理人： | 龙淳;熊剑 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请涉及存在串行互连的重定时器时实现同步报头抑制延迟优化。本文公开了与用于串行互连的安全流协议相关联的方法和装置。在实施例中，一种装置包括发射器和接收器。当发射处于报头抑制模式期间时，发射器和接收器被配置为经由链路发射和接收事务层数据包，事务层数据包包括与在预定数量的数据块之后传输的有序集的传输相关联的指示符。还公开了附加特征和其他实施例。 | ||
| 搜索关键词： | 存在 串行 互连 定时器 实现 同步 报头 抑制 延迟 优化 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202010081416.6/，转载请声明来源钻瓜专利网。
