[发明专利]重度掺杂掩埋层以减少MOSFET截止电容有效

专利信息
申请号: 202010145536.8 申请日: 2020-03-05
公开(公告)号: CN111668288B 公开(公告)日: 2023-08-04
发明(设计)人: 武鹏飞;F·J·斯泰格沃德;S·L·费恩特 申请(专利权)人: 美国亚德诺半导体公司
主分类号: H01L29/06 分类号: H01L29/06;H01L29/78;H01L21/336
代理公司: 中国贸促会专利商标事务所有限公司 11038 代理人: 张丹
地址: 美国马*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 本公开涉及重度掺杂掩埋层以减少MOSFET截止电容。金属氧化物半导体场效应晶体管(MOSFET)包括第一导电类型的源极区和漏极区。MOSFET另外包括第二导电类型的主体区域,其中主体区域位于源极区和漏极区的至少一部分下方。MOSFET还包括第一导电类型的掩埋区,其中掩埋区设置在所述主体区域和基板之间,其中掩埋区被配置为响应于在所述主体区域和所述掩埋区之间施加的指示电压来减小所述源极区和所述掩埋区之间的电容。
搜索关键词: 重度 掺杂 掩埋 减少 mosfet 截止 电容
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于美国亚德诺半导体公司,未经美国亚德诺半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202010145536.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top