[发明专利]具有使用背面衬底减薄形成的半导体插塞的三维存储设备

摘要

公开了3D存储设备及其形成方法的实施例。在示例中，一种3D存储设备包括：存储器叠层，所述存储器叠层包括交错的导电层和电介质层；沟道结构，垂直延伸穿过存储器叠层；以及存储器叠层上方的半导体层。沟道结构包括在沟道结构下部中的沟道插塞，沿沟道结构的侧壁的存储膜，以及在存储膜上方并与沟道插塞接触的半导体沟道。半导体层包括在半导体沟道上方并与半导体沟道接触的半导体插塞。