[发明专利]一种层次化数字电路可靠性验证方法

摘要

本发明涉及电路可靠性验证领域，提供一种层次化数字电路可靠性验证方法，包括：在BSIM 3v3模型中，由mosfet晶体管受HCI、NBTI和TDDB效应影响的阈值电压漂移△Vth的计算公式，形成能够评估mosfet晶体管性能变化情况的新BSIM 3v3模型；再利用SPICE仿真器调用新BSIM 3v3模型对只含有一个mosfet晶体管的电路进行仿真，从而产生退化的mosfet晶体管模型文件；在退化的mosfet晶体管模型文件的基础上经由单元库表征工具提取出退化的数字单元库；最后基于退化的数字单元库对数字电路进行分析，实现对大规模数字电路性能退化的预测。本发明能够节省大规模数字电路可靠性验证的时间。