[发明专利]一种基于全加器进位链实现可调延时的电路、装置及方法在审
| 申请号： | 202010385895.0 | 申请日： | 2020-05-09 |
| 公开（公告）号： | CN111565035A | 公开（公告）日： | 2020-08-21 |
| 发明（设计）人： | 宋佳军 | 申请（专利权）人： | 宋佳军 |
| 主分类号： | H03K17/28 | 分类号： | H03K17/28 |
| 代理公司： | 杭州橙知果专利代理事务所(特殊普通合伙) 33261 | 代理人： | 贺龙萍 |
| 地址： | 310000 浙江省杭州*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于全加器进位链实现可调延时的电路、装置及方法，电路包括级联的多个延时单元，延时单元为全加器进位链，进位链包括多个级联的加法器，每个加法器接收三个源输入：被加数ax、加数bx、进位输入cix，还包括输出soutx，进位输出cox；x表示加法器的级联序号；a0是外部信号DIN的输入端，最后一级加法器的加数bx＝0、输出soutx直接输出，其余加法器的加数bx端为选择输入Sx；加法器的输出soutx通过对应的选择器x与下级被加数a(x+1)端互联，选择输入信号Sx与对应的选择器x连接。本发明通过FPGA内部通用逻辑资源实现可调延时，适用于英特尔FPGA平台，实现的延时具有极大的动态范围及非常高的分辨率，同时切换速度快，在一个周期查表即可刷新。 | ||
| 搜索关键词： | 一种 基于 全加器 进位 实现 可调 延时 电路 装置 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于宋佳军，未经宋佳军许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202010385895.0/，转载请声明来源钻瓜专利网。
- 上一篇：基于颜色认知的疾病预测系统
- 下一篇：一种用于清洗废液的处理工艺
