[发明专利]虚拟时钟在锁相环中维持闭环系统的用途在审

专利信息
申请号: 202010594352.X 申请日: 2020-06-24
公开(公告)号: CN112134559A 公开(公告)日: 2020-12-25
发明(设计)人: 克里希南·巴拉克里什南;詹姆斯·D·巴尼特 申请(专利权)人: 硅谷实验室公司
主分类号: H03L7/08 分类号: H03L7/08;H03L7/18
代理公司: 中科专利商标代理有限责任公司 11021 代理人: 潘军
地址: 美国德*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: PLL在延迟和/或启动期间使用虚拟时钟信号来保持PLL的闭环,并当提供给PLL的参考时钟不可用时,PLL允许在延迟/启动期间通过反馈分频器来调整PLL输出的相位/频率。虚拟时钟信号是由一个时间周期分隔的一系列数字值,其中数字值指示虚拟时钟信号的跃迁,并且时间周期与虚拟时钟信号的一个周期相对应。选择器电路选择延迟或启动模式中的虚拟时钟信号作为数字参考时钟信号和正常操作中的另一个参考时钟信号。
搜索关键词: 虚拟 时钟 环中 维持 闭环 系统 用途
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于硅谷实验室公司,未经硅谷实验室公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202010594352.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top