[发明专利]一种集成于FPGA的配置数据解密电路及FPGA有效
| 申请号： | 202010715243.9 | 申请日： | 2020-07-22 |
| 公开（公告）号： | CN112583783B | 公开（公告）日： | 2022-11-08 |
| 发明（设计）人： | 蔡旭伟;王黎明;张亭亭;贾红;陈维新;韦嶔;程显志 | 申请（专利权）人： | 厦门智多晶科技有限公司 |
| 主分类号： | H04L9/40 | 分类号： | H04L9/40;H04L9/06;H04L9/08;G06F21/79;G06F11/10;G05B19/042 |
| 代理公司： | 西安嘉思特知识产权代理事务所(普通合伙) 61230 | 代理人： | 刘长春 |
| 地址： | 361012 福建省厦门市火炬高新区*** | 国省代码： | 福建;35 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种集成于FPGA的配置数据解密电路及FPGA，该配置数据解密电路包括：接收模块，用于接收第一加密配置数据以及解密密钥；数据接收FIFO模块，用于将第一加密配置数据分发至AES解密模块，将解密密钥分发至配置模块；配置模块，用于将解密密钥发送至非易失型存储模块中进行存储；AES解密模块，用于从非易失型存储模块中获取解密密钥；根据解密密钥，将第一加密配置数据解密为第一明文配置数据；解密数据FIFO模块，用于将第一明文配置数据切割为与配置模块匹配的格式；配置模块，还用于根据切割后的第一明文配置数据执行配置操作。本发明可以降低FPGA的数据安全隐患。 | ||
| 搜索关键词： | 一种 集成 fpga 配置 数据 解密 电路 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于厦门智多晶科技有限公司，未经厦门智多晶科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202010715243.9/，转载请声明来源钻瓜专利网。
- 上一篇：用于控制电子设备的手指可穿戴输入组件
- 下一篇：二维准直器的制备方法
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
