[发明专利]基于FPGA的嵌入式数据缓存系统

摘要

本发明提供了一种基于FPGA的嵌入式数据缓存系统，包括FPGA软核、DDR控制器和Dcache模块，所述FPGA软核与所述DDR控制器、所述Dcache模块通过总线通信连接；所述DDR控制器用于对外部DDR的数据访问；所述Dcache模块用于进行数据的强制刷新或强制写回；所述FPGA软核发送强制刷新或强制回写指令，所述Dcache模块接收强制刷新将所述Dcache模块中的Tag清零，或所述Dcache模块接收强制回写指令将所述Dcache模块中的数据回写至DDR。本发明利用FPGA软核发送强制回写或强制刷新起始信号，触发Dcache模块执行强制回写或强制刷新操作，即将Dcache模块的数据回写DDR颗粒中或将Dcache模块中Tag信息清除，当强制回写或强制刷新完成后将结束标志反馈至FPGA软核中，从而解决片外的存储设备DDR中的数据被更新后与Dcache模块中数据不一致的问题。