[发明专利]PCIE信号PIN相邻层挖空设计方法、系统、装置及存储介质在审
申请号: | 202011034029.3 | 申请日: | 2020-09-27 |
公开(公告)号: | CN112115673A | 公开(公告)日: | 2020-12-22 |
发明(设计)人: | 马龙 | 申请(专利权)人: | 浪潮电子信息产业股份有限公司 |
主分类号: | G06F30/392 | 分类号: | G06F30/392;G06F30/394;G06F13/40 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 刘新雷 |
地址: | 250101 山东*** | 国省代码: | 山东;37 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本申请公开了一种PCIE信号PIN相邻层挖空设计方法、系统、装置及计算机可读存储介质,包括:获取PCB板的设计参数中高速PCIE信号线的PIN脚设计信息;利用PIN脚设计信息,得到与每对差分线PIN脚对应的挖空层中挖空区域的挖空信息;其中,挖空信息包括挖空区域的数量、尺寸和位置信息。本申请能够依据PCB板的设计参数从中提取出高速PCIE信号线的PIN脚设计信息,并根据PIN脚设计信息自动规划出挖空层和挖空区域,实现自动挖空设计,避免了人为因素导致的错误,并且提高了设计速度,提高了工作效率。 | ||
搜索关键词: | pcie 信号 pin 相邻 挖空 设计 方法 系统 装置 存储 介质 | ||
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浪潮电子信息产业股份有限公司,未经浪潮电子信息产业股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/202011034029.3/,转载请声明来源钻瓜专利网。