[发明专利]FPGA片内时钟占空比测试方法和时钟自测FPGA在审
| 申请号： | 202011061235.3 | 申请日： | 2020-09-30 |
| 公开（公告）号： | CN112117995A | 公开（公告）日： | 2020-12-22 |
| 发明（设计）人： | 贾楫;丛伟林;何相龙;孙海;蔡莹卓 | 申请（专利权）人： | 成都华微电子科技有限公司 |
| 主分类号： | H03K5/19 | 分类号： | H03K5/19 |
| 代理公司： | 成都惠迪专利事务所(普通合伙) 51215 | 代理人： | 刘勋 |
| 地址： | 610000 四川省成都市*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | FPGA片内时钟占空比测试方法和时钟自测FPGA，涉及集成电路技术。本发明的时钟自测FPGA，包括I/O接口单元、时钟管理电路单元、被测时钟网络，其特征在于，还包括一个D触发器，时钟管理电路单元的输入端连接时钟源，时钟管理电路单元的第一输出端与被测时钟网络的输入端连接，被测时钟网络的输出端连接到D触发器的D端，时钟管理电路单元的第二输出端与采样时钟网络的输入端连接，采样时钟网络的输出端连接到D触发器的CLK端，D触发器的输出端连接到输出逻辑检测功能电路，输出逻辑检测功能电路与I/O接口单元连接，一个动态相移逻辑功能控制模块与时钟管理电路单元连接。本发明降低了对测试仪器设备的指标要求。 | ||
| 搜索关键词： | fpga 时钟 测试 方法 自测 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都华微电子科技有限公司，未经成都华微电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202011061235.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种网格布分切机
- 下一篇：一种具有松动警示功能的法兰
