[发明专利]三维集成电路缺陷聚簇容错结构及其聚簇故障容错方法有效
| 申请号： | 202011218063.6 | 申请日： | 2020-11-04 |
| 公开（公告）号： | CN112329363B | 公开（公告）日： | 2022-03-11 |
| 发明（设计）人： | 倪天明;卞景昌;宋钛;聂牧;张肖强 | 申请（专利权）人： | 安徽工程大学 |
| 主分类号： | G06F30/33 | 分类号： | G06F30/33;G06F30/337;G06F119/02;H01L23/48 |
| 代理公司： | 芜湖安汇知识产权代理有限公司 34107 | 代理人： | 钟雪 |
| 地址： | 241000 安*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种三维集成电路缺陷聚簇容错结构，用于3D‑IC设计的分层的、可靠的和重构的缺陷聚簇感知的架构R2CA。考虑方位、几何和生命周期的抽象层提出TSV缺陷聚簇感知设计。首先，在方位层，与当前先进的使用相邻或远处的冗余TSV进行重布线的架构不同，作者引入了基于最小顶点覆盖的有向重布线方法对缺陷TSV重布线。该重布线过程通过引入TSV分组实现缺陷的分类。组(Bin)号定义为与之相邻的缺陷TSV的总数。有缺陷的TSV通过其相邻的具有最小编号的无缺陷的TSV(最小的组)最小化TSV缺陷聚簇效应完成重布线。该架构可以容错多个缺陷，通过考虑无冗余TSV架构的方位、几何结构和生命周期，解决了TSV缺陷聚簇效应。 | ||
| 搜索关键词： | 三维集成电路 缺陷 容错 结构 及其 故障 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于安徽工程大学，未经安徽工程大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202011218063.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种基于查找表加速点云分割的方法
- 下一篇：一种防水灯具及其架体
