[发明专利]一种DSP处理器与FPGA周期性通信的防帧错方法在审

专利信息
申请号: 202011219913.4 申请日: 2020-11-05
公开(公告)号: CN114443560A 公开(公告)日: 2022-05-06
发明(设计)人: 王茂义;王洋 申请(专利权)人: 北京华航无线电测量研究所
主分类号: G06F15/78 分类号: G06F15/78
代理公司: 暂无信息 代理人: 暂无信息
地址: 100013 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开一种DSP处理器与FPGA周期性通信的防帧错方法,在DSP+FPGA系统中的指令状态通信中,通常DSP按照某一周期给FPGA发送数据帧,而FPGA则是按照另一周期或者非周期,向下一级转发指令状态数据。即使协议上规定DSP和FPGA的周期相同,但是实际上,两个芯片的周期也不是绝对的相同,存在些微差别。经过差别累计,若FPGA接收到指令状态数据后,不采取保护措施,直接转发至下一级,容易产生数据帧错乱的现象。为了解决此问题,本发明在FPGA内通过2级缓存FIFO+RAM的方式,实现数据完整帧的保护,确保FPGA转发的数据是完整的数据帧,不会出现拼帧现象。
搜索关键词: 一种 dsp 处理器 fpga 周期性 通信 防帧错 方法
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京华航无线电测量研究所,未经北京华航无线电测量研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202011219913.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top