[发明专利]同时钟域下寄存器的逻辑解耦方法有效
| 申请号： | 202011348726.6 | 申请日： | 2020-11-26 |
| 公开（公告）号： | CN112331243B | 公开（公告）日： | 2021-07-23 |
| 发明（设计）人： | 赵少峰 | 申请（专利权）人： | 安徽省东科半导体有限公司 |
| 主分类号： | G06F1/04 | 分类号： | G06F1/04;G06F1/06;G06F1/08;G11C7/22 |
| 代理公司： | 北京慧诚智道知识产权代理事务所(特殊普通合伙) 11539 | 代理人： | 李楠 |
| 地址： | 243100 安徽省马鞍山市当涂*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例涉及一种同时钟域下寄存器的逻辑解耦方法，包括：获取同时钟域下的接入时钟树的全部寄存器信息；对每个寄存器赋予一个不同的簇识别标记；当确定后级的第二寄存器与前级的第一寄存器之间存在时序路径时，将后级的第二寄存器的簇识别标记修改为第一寄存器的簇识别标记；遍历全部寄存器后，将具有相同簇识别标记的寄存器分为一簇，不在同一簇的寄存器之间互为逻辑解耦；根据簇识别标记对预布局进行调整，将同一簇的多个寄存器的物理位置按照设计规则调整在一定区域内，构建成一个子时钟域；对每个子时钟域插入一个或多个子根缓冲器，以将每个子时钟域独立接入时钟树，并通过插入的一个或多个子根缓冲器驱动子时钟域内的各寄存器。 | ||
| 搜索关键词： | 时钟 寄存器 逻辑 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于安徽省东科半导体有限公司，未经安徽省东科半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202011348726.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种编程语言的转换方法及系统
- 下一篇：一种刮板打磨除尘设备
