[发明专利]一种多层芯片叠层组件封装结构及其制备工艺有效
| 申请号： | 202110656481.1 | 申请日： | 2021-06-11 |
| 公开（公告）号： | CN113380755B | 公开（公告）日： | 2023-07-25 |
| 发明（设计）人： | 张现顺;郑旭升;赵国良;刘宗溪;周明;汤淑莉;袁海;庞宝忠;杨宇军;郝沄 | 申请（专利权）人： | 西安微电子技术研究所 |
| 主分类号： | H01L23/498 | 分类号： | H01L23/498;H01L25/065;H01L25/18;H01L23/49;H01L23/492;H01L21/60 |
| 代理公司： | 西安通大专利代理有限责任公司 61200 | 代理人： | 李红霖 |
| 地址： | 710065 陕西*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种多层芯片叠层组件封装结构及其制备工艺，属于多层芯片封装技术领域。所述多层芯片叠层组件封装结构包括置于管壳内的多芯片堆叠组件单元和薄膜基板转接板，薄膜基板转接板设于相邻的多芯片堆叠组件单元之间；其中，管壳的底面上设有管壳金导带，薄膜基板转接板上设有转接板金导带；设于薄膜基板转接板上方的多芯片堆叠组件单元通过键合丝与转接板金导带连接，转接板金导带上引出键合丝与管壳金导带连接；底层的多芯片堆叠组件单元上引出键合丝与管壳金导带连接。所述制备工艺采用正向键合工艺和反向键合工艺配合，避免了现有键合工艺限制芯片叠层层数的缺陷，减少了多层芯片叠层组件中键合区的长度要求，达到密封性封装要求。 | ||
| 搜索关键词： | 一种 多层 芯片 组件 封装 结构 及其 制备 工艺 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安微电子技术研究所，未经西安微电子技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202110656481.1/，转载请声明来源钻瓜专利网。
