[发明专利]一种抑制闩锁效应的CMOS集成电路芯片及制备工艺在审

专利信息
申请号: 202110663159.1 申请日: 2021-06-15
公开(公告)号: CN113410232A 公开(公告)日: 2021-09-17
发明(设计)人: 任永宁;刘如征;杨永峰;葛洪磊;刘存生;刘依思;李钊 申请(专利权)人: 西安微电子技术研究所
主分类号: H01L27/092 分类号: H01L27/092;H01L29/10;H01L21/8238
代理公司: 西安通大专利代理有限责任公司 61200 代理人: 马贵香
地址: 710065 陕西*** 国省代码: 陕西;61
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种抑制闩锁效应的CMOS集成电路芯片及制备工艺,包括N型衬底,N型衬底的上表面埋有N埋层和P埋层,N型衬底向上延伸有N型外延层,N型外延层覆盖N埋层和P埋层,P埋层上设有P阱。本发明对于CMOS集成电路,在N型衬底上形成N埋层和P埋层,再进行外延工艺,通过埋层与外延工艺,能降低衬底的寄生电阻R1、R2,降低了寄生晶体管NPN、PNP的电流增益,提高闩锁效应的触发电流阈值及降低寄生晶体管的电流增益,抑制闩锁效应的发生更为有效。
搜索关键词: 一种 抑制 效应 cmos 集成电路 芯片 制备 工艺
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安微电子技术研究所,未经西安微电子技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202110663159.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top