[发明专利]FPGA CNN加速器并行度最优解的获得方法及系统

摘要

FPGA CNN加速器并行度最优解的获得方法及系统，能够高效地排除冗余的并行度方案，压缩超过99％的搜索空间，删减无效的计算分支，成功将计算所需时长从106小时量级减少到10秒内。方法包括：数据粗筛；数据精筛；输出数据筛选后的单层并行度组合集合Ti；从第1层到第5层的嵌套循环遍历过程中，实时计算并更新跨层组合方案已经使用的DSP和BRAM个数；若计算到某一层，资源使用已经超标，则直接跳过后续所有内层循环，将该分支的跨层组合方案全部裁剪；实时更新已遍历的跨层组合中最优的max{#cyclei}结果maxCycle；在后续循环过程中，如果当前层的#cycle大于maxCycle，意味着该组合分支无法进一步优化maxCycle，停止往内层继续遍历，将该分支对应的跨层组合方案全部裁剪。