[发明专利]一种基于FPGA和MBS架构的spacewire总线控制器在审
| 申请号： | 202111143006.0 | 申请日： | 2021-09-28 |
| 公开（公告）号： | CN113760801A | 公开（公告）日： | 2021-12-07 |
| 发明（设计）人： | 陈润娜;薛时凯;戴春泉;邵志阳;权衡 | 申请（专利权）人： | 理工雷科电子（西安）有限公司 |
| 主分类号： | G06F13/38 | 分类号： | G06F13/38;G06F13/40;G06F13/42 |
| 代理公司： | 西安合创非凡知识产权代理事务所(普通合伙) 61248 | 代理人： | 马英 |
| 地址： | 710003 陕西省西安市高新区*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及了一种基于FPGA和MBS架构的spacewire总线控制器，由MBS实现上层控制，FPGA搭建底层逻辑。采用FPGA搭建不同的寄存器读写电路，通过HOCI底层接口逻辑和COMI底层接口逻辑实现对spacewire接口芯片BM4802的读写控制。本控制器的底层逻辑由FPGA搭建，简化了MBS的使用，也能使底层驱动更加灵活的适应各种应用场景，且对HOCI接口和COMI接口不区分使用方法，MBS可直接发送命令，增加了底层驱动可读性与复用性；COMI底层接口逻辑里增加了大容量双口RAM，减少了板卡上的RAM缓存，使硬件更加简洁的同时减小了成本。同时FPGA+MBS的结合使得HOCI接口具备了COMI接口的一部分特性，当使用HOCI接口读写数据时，MBS只需发一次命令，由FPGA解析可循环去读写BM4802的FIFO，极大程度的提高了HOCI接口的传输速率。 | ||
| 搜索关键词： | 一种 基于 fpga mbs 架构 spacewire 总线 控制器 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于理工雷科电子（西安）有限公司，未经理工雷科电子（西安）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202111143006.0/，转载请声明来源钻瓜专利网。
