[发明专利]芯片总线延时调整方法、电子设备和介质

摘要

本发明涉及一种芯片总线延时调整方法、电子设备和介质，方法包括：步骤S1、获取第i组发起端Sei和接收端Rei之间的需要进行延时调整的总线信息{Bundle1i，Bundle2i，…BundleNii}；步骤S2、在Sei插入Pi组延时信息，延时信息包括总线类型标识、延时级数、时钟域标识；步骤S3、基于Bundleni对应的总线类型标识确定对应的延时级数、时钟域标识、延时模块类型、延时单元类型，并生成对应类型的延时模块WRn；步骤S4、将WRn插入Bundleni建立WRn与Sei和Rei之间的互联，基于WRn与Sei和Rei之间的互联，以及对应的延时级数、时钟域标识生成Bundleni对应的延时配置文件信息；步骤S5、解析所述延时配置文件信息，自动生成Bundleni对应的WRn的RTL代码。本发明提高了芯片延时调整效率和芯片设计效率。