[发明专利]动态随机存取存储器单元电路及其写入方法在审
| 申请号： | 202310484753.3 | 申请日： | 2023-04-28 |
| 公开（公告）号： | CN116364144A | 公开（公告）日： | 2023-06-30 |
| 发明（设计）人： | 潘立阳;谢翔;黄焘 | 申请（专利权）人： | 北京超弦存储器研究院;清华大学 |
| 主分类号： | G11C11/4063 | 分类号： | G11C11/4063;G11C11/408;G11C11/4094;G11C11/401;G11C11/409;G11C11/406;G11C11/4074 |
| 代理公司： | 上海市科伟律师事务所 31484 | 代理人： | 王鹏;雷鹏 |
| 地址： | 102600 北京市大兴区北京*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开提供了动态随机存取存储器(DRAM)单元电路及其写入方法。根据本公开的DRAM单元电路包括：写入晶体管，其栅极连接到写入字线，其第一源/漏极连接到写入位线，其第二源/漏极连接到存储节点；存储晶体管，其栅极连接到存储节点，其第一源/漏极连接到源极线；以及读取晶体管，其栅极连接到读取字线，其第一源/漏极连接到存储晶体管的第二源/漏极，其第二源/漏极连接到读取位线，其中在写入操作中，写入字线在低于地电压的第一电压和高于或等于电源电压的第二电压操作。根据本公开的DRAM单元电路及其写入方法可以延长DRAM单元电路的数据存储时间，进而减少由于DRAM单元电路刷新而中断的频率，降低DRAM单元电路的功耗。 | ||
| 搜索关键词： | 动态 随机存取存储器 单元 电路 及其 写入 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京超弦存储器研究院;清华大学，未经北京超弦存储器研究院;清华大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202310484753.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种顺层边坡加固方法及加固结构
- 下一篇：软件的持续集成方法、装置及电子设备
