[发明专利]增强的中央处理器(CPU)微转移结构

摘要

一种中央处理器中执行微码转移的硬件能以两种不同速度进行微码转移，并在转移中具有有选择地禁止进入流水线的附加行的灵活性。对于尚未达到的检测结果可使用一条试探性的转移通道，而且在时钟暂停期间，如果检测结果是错误的，该试探性通道可通向正确的转移目标。有一个返回堆栈，其装入和下推是相分离的以适应转移的两种速度。微码可以用文字或寄存的数值装入到返回地址堆栈，并在一个延迟调用之后允许在指定行上进行向量化的转移和返回。

主权项

1.一种用于数据处理系统的中央处理器，包括在多级时序流水线中执行微指令来进行运算的宏指令器和能够在单一微指令执行流水线的多阶段期间进行多次检测并能在基于多次检测输出时间的不同点处进行多次转移的微转移执行装置；其特征在于包括：第一检测装置，用来确认在第一级微码执行期间所检测到的。表明第一种微转移应该立即执行的多个第一测试条件中选定的一个是否已经满足，并且无需进一步检测；第二检测装置，用来确认在第二微码执行期间所检测到的、表明第二种微转移应该立即执行的多个第二测试条件中选定的一个是否已经满足，无需进一步检测，上述第二微码的执行在时间上出现在上述第一级微码执行之后。第一指示装置，它响应于上述第一检测装置。当上面选定的测试条件满足时，它表现一个第一状态；当上述选择的测试条件未满足时，该装置又表现为一第二状态；第二指示装置，它响应于上述第二检测装置，当上面选定的测试条件满足时，它表现为一第一状态，当上面选定的测试条件未满足时，它又表现为第二状态；第一寄存器装置，如果微转移未被执行，则它保存代表要执行的下一个微指令地址的第一数据；第二寄存器装置，如果一个上述的第一种微转移被执行，则它保存代表要执行的下一个微指令地址的第二数据；第三寄存器装置，如果一个上述的第二种微转移被执行，则它保存要被执行的下一个微指令的地址的第三数据；第一选择装置，它响应于上述第一和第二指示装置，将下列三种内容选择为要被执行的下一个微指令地址：(a)上述第一寄存器装置的内容(如果上面选定的第一和第二测试条件都不满足)，(b)上述第二寄存器装置的内容(如果上面选定的第一测试条件已经满足及上面选定的第二测试条件未被满足)。(c)上述第三寄存器装置的内容(如果上面选定的第二测试条件得到满足)。