[发明专利]存储盘重放系统无效

专利信息
申请号: 85103577.9 申请日: 1985-05-08
公开(公告)号: CN1010624B 公开(公告)日: 1990-11-28
发明(设计)人: 古谷恒雄;古川俊介;堀克弥 申请(专利权)人: 索尼公司
主分类号: G11B20/10 分类号: G11B20/10;G11B7/007
代理公司: 中国专利代理有限公司 代理人: 匡少波
地址: 日本国*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 这件发明涉及一种密纹盘的重放系统,这种系统包括a)根据盘重放信号,产生与数据单元同步的写入时标的装置;b)能产生常数频率的读出时标的装置;c)一个缓冲存储器,从盘再生来的主数字数据和辅助数字数据■按与所说写入时标产生装置来的写入时标同步的方式写到这缓冲存储器中,并且认这缓冲存储器按与播出时标同步的方式读出主数字数据和辅助数字数据;以及d)在缓冲存储器读出的辅助数字数据基础上、搜索盘中主数字数据重放位置的装置。
搜索关键词: 存储 重放 系统
【主权项】:
1.一存储盘的重放设备,其中盘上以多路方式记录有主数字数据以及用于选择地重放主数字数据的辅助数据。该设备包括:盘重放装置,用于从盘上重放上述主数字数据和辅助数字数据,以便产生重放的主数字数据和辅助数字数据;一与上述盘重放装置相连的输入电路,用于接收上述重放的主数字数据和辅助数字数据;译码电路,该译码电路包括一与上述输入电路相连接的写时钟产生电路,一读时钟产生电路和一存储器电路;该写时钟产生电路用于与上述重放的主数字数据同步地产生写时钟脉冲,该读时钟产生电路用于产生一具有预定周期的读时钟;该存储器电路与上述输入电路,写时钟产生电路以及读时钟产生电路相连接,用于分别响应写时钟和读时钟而写入和读出所述的重放的主数字数据,使得除去重放的主数字数据的交叉从而对其译码;一控制电路,该电路与上述盘重放装置连接,用于根据所述辅助数字数据来寻找所述重放的主数字数据的将被重放的位置;其特征在于:所述存储器电路分别根据上述写时钟和读时钟,还被写入和读出重放的辅助数字数据;该设备还包括:辅助数字数据分高电路,该电路与所述存储器连接,用于从存储器电路接收重放的辅助数字数据。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于索尼公司,未经索尼公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/85103577.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top