[其他]具有埋置接点的集成电路制造工艺无效
| 申请号： | 85107802 | 申请日： | 1985-10-21 |
| 公开（公告）号： | CN85107802A | 公开（公告）日： | 1986-07-23 |
| 发明（设计）人： | 普拉迪普·夏赫 | 申请（专利权）人： | 得克萨斯仪器公司 |
| 主分类号： | H01L21/72 | 分类号： | H01L21/72;H01L27/04;H01L29/76 |
| 代理公司： | 上海专利事务所 | 代理人： | 吴淑芳 |
| 地址： | 美国得克萨斯州75265达*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种改善栅氧化层完整性并能埋置接点的集成电路制造工艺。为保证在薄的栅氧化层里蚀刻出孔，以保证埋置接点时栅氧化层的完整性，蚀刻前，最好在栅氧化层形成后尽快在其上另外淀积一层没有图案的多晶硅层，埋置接点的掩模便用于形成二级蚀刻。为进而保证栅氧化层最大的完整性，阈值电压的加入是通过一层在其加入后，栅氧化层生长之前就被除去的氧化层来完成。此法可用于N沟道金属氧化物半导体及互补型金属氧化物半导体的制造。 | ||
| 搜索关键词： | 具有 接点 集成电路 制造 工艺 | ||
【主权项】：
1、一种制造集成电路的工艺，包括以下步骤：提供一个具有限定在预定位置上的沟道区域的基片，所述的基片由硅组成；在所述的基片上的所述的沟道区域上生长一个薄的氧化层；在所述的薄氧化层上面均匀地淀积一个多晶硅保护层；在预定的埋置接点的位置，在所述的薄多晶硅层和氧化层里蚀刻孔点；在所述的多晶硅保护层上淀积一个栅层，在预定的位置里，将所述的栅层形成图案，以规定金属氧化物半导体(MOS)的栅结构，并在预定的埋置接点的位置埋置接点。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于得克萨斯仪器公司，未经得克萨斯仪器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/85107802/，转载请声明来源钻瓜专利网。
- 上一篇：白细胞介素-2的稳定组合物
- 下一篇：轧制板形材料的形状控制方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
