[发明专利]数字数据处理系统高速缓冲存储器内容的失效标记

摘要

一种机制，用来当高速缓冲存贮器里块的内容已被变更时，确定通过处理器外部的DMA(存贮直接存取)操作造成的失效以及用来标志该块失效以响应于一个可靠的决定。在DMA传送中，命令部件在发送地址之前建立了高速缓冲存贮器控制信号，该信号控制处理器支接收地址并确定是否与高速缓冲存贮器的内容相符合一致，如果是这样，则处理器要标志高速缓冲存贮器单元的内容失效。

主权项

1.在一数字数据处理系统中，一用于连接到一总线的部件，该系统至少包括另外一个连接到该总线的部件，其特征在于；所述部件包括一高速缓冲存储器，该高速缓冲存储器包括有多个项目，每个项目包括有一个块，一标识符存储器和一失效指示器；该失效指示器含有有效状态和失效状态，该部件进一步包括有一总线接口电路，用于连接至上述总线来接收总线的相应线上的地址信号、地址控制信号和高速缓冲存储器控制信号；所述地址控制信号包括一建立状态和一取消状态，所述高速缓冲存储器控制信号包括一建立状态和取消状态；上述总线接口电路进一步连接到高速缓冲存储器，并包括：A.地址接收电路，连接至上述总线，响应上述地址控制信号来接收上述地址信号；B.标识符比较器，连接至上述地址接收电路和全部标识符存储器，响应于一第一个高速缓冲存储器控制信号，以确定上述地址信号和上述标识符存储器的内容是否一致；以及响应于第二个高速缓冲存储器控制信号，以确定递增的地址信号和上述标识符存储器的内容是否一致；C.失效指示器控制电路，连接到上述标识符比较器和总线，响应于上述高速缓器控制信号和一个完全的符合一致，以控制具有与失效状态一致的项目的失效指示器。