[发明专利]互补型金属氧化物半导体可编程逻辑阵列无效
| 申请号： | 89104229.6 | 申请日： | 1989-06-27 |
| 公开（公告）号： | CN1014853B | 公开（公告）日： | 1991-11-20 |
| 发明（设计）人： | 科努特·克埃萨;海尔姆特·海尔林根 | 申请（专利权）人： | 德国ITT工业公司 |
| 主分类号： | H03K19/177 | 分类号： | H03K19/177 |
| 代理公司： | 中国国际贸易促进委员会专利代理部 | 代理人： | 王以平 |
| 地址： | 联邦德*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明披露一种互不重迭双相时钟互补型金属氧化物可编程逻辑阵列，包括“与”面(ub)中模拟行(■d)的扩散电容C以及“或”面的列线通过或非门(ng)，而不是用每列的晶体管对和施密特触发器来定时。 | ||
| 搜索关键词： | 互补 金属 氧化物 半导体 可编程 逻辑 阵列 | ||
【主权项】：
1.用互补绝缘栅场效应晶体管技术完成的互不重迭双相时钟可编程逻辑阵列(＝CMOSPLA)，包括：一个“与”面(ub)，一个“或”面(ob)以及一个使所述两个面相互连结在一起的“与/或”面(uob)，其各自的行晶体管和列晶体管(tz，ts)在“与”面上排列成m行(z1，zm)和n列(us1，us2，usn)，在“或”面上排列成p列(os1，osp)，分别位于第一行线(Lz1)和第二行线(Lz2)之间及第一列线(LS1)和第二列线(LS2)之间，在“与”面和“与/或”面上的起着产生内部时钟作用的虚设行(zd)，也有两条行线(Ld1，Ld2)，位于每行、虚设行和每列中的预充电p沟道晶体管(tpz，tps)及求值N沟道晶体管(tez，tez)，其栅极由各行和虚设行中反相的第一双相时钟(flq)以及在列中的或非门(ng)的输出信号驱动，预充电p沟道管(tpz，tps)的受控电流路径分别连到电源电压(u)和第一行线(Lz1，Ld1)之同及所述的电源电压(u)和第一列线(LS1)之同，而求值N沟道管(tez，tes)的受控电流路径分别连在地与第二行线(Lz2，Ld2)之同以及地与第二列线(LS2)之间，其特征在于：虚设行中的“或非”门(ng)，其一个输入端连到第一行线，而另一个输入端则连到复位线(Lr)上，对所述衬底反型掺杂形成的CMOSPLA衬底中构成电容C
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于德国ITT工业公司，未经德国ITT工业公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/89104229.6/，转载请声明来源钻瓜专利网。
