[发明专利]具有共用控制存储器的多处理机控制器无效
| 申请号： | 90100762.5 | 申请日： | 1990-01-10 |
| 公开（公告）号： | CN1021147C | 公开（公告）日： | 1993-06-09 |
| 发明（设计）人： | 爱德华·F·格斯森;约翰·W·布雷德利;约瑟夫·P·加德纳;艾尔弗雷德·F·沃托莱托 | 申请（专利权）人： | 布尔HN信息系统公司 |
| 主分类号： | G06F13/42 | 分类号： | G06F13/42 |
| 代理公司： | 中国国际贸易促进委员会专利代理部 | 代理人： | 付康 |
| 地址： | 美国明*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一个联结在一系统母线和外设之间的控制器，至少具有两个微处理机。其中一个微处理机控制同外设的数据传递，另一个控制同系统总线的数据传递。这些微处理机共用一个数据缓冲器和控制存储器。这种共用之所以是可能的，乃是由于具备控制器定时装置，该定时装置同步对控制器共用部件的独占存取。当系统第一次启动时，这些微处理机被用来控制执行将它们指向其一组微指令起点的测试指令。一旦指向了它们的一组微指令，即开始正常运行。 | ||
| 搜索关键词： | 具有 共用 控制 存储器 处理机 控制器 | ||
【主权项】：
1.一个用于在与之相连的第一单元(2)和第二单元(3)之间传输数据的控制器，其中上述控制器包括第一处理器(12)和第二处理器(10)以及数据缓冲器(18，19)；上述第一处理器控制上述第一单元与上述缓冲器之间的数据传输，上述第二处理器控制上述第二单元与上述缓冲器之间的数据传输，上述控制器的特征在于包括：一个计时部件(38)用于产生一个周期时钟信号，上述时钟信号的周期包括间隔基本上相同的第一和第二半周期，并且向上述第一和第二处理器提供上述时钟信号；一个与上述二个处理器相连的一个控制存储器(14)，上述控制存储器存储用于控制上述第一处理器微指令的第一组(54)和用于控制上述第二处理器的微指令的第二组(52)，每个上述组对于控制由各自处理器执行的特殊功能来说是唯一的；上述第一处理器由上述时钟信号的上述第一半周期同步以存取上述控制存储器，以在上述第一半周期期间获得微指令；上述第二处理器由上述时钟信号的上述第二半周期同步，以存取上述控制存储器以在上棕第二半周期期间获得微指令。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于布尔HN信息系统公司，未经布尔HN信息系统公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/90100762.5/，转载请声明来源钻瓜专利网。
- 上一篇：带有调整磁力脱扣高、低限的单独间隙的断路器
- 下一篇：简易家用矿泉水制造装置
