[发明专利]集成电路的再生供电电路

摘要

本发明涉及一种为带有clock输入端子的CMOS集成电路提供一种再生供电的电路，其特点是维持逻辑操作的外供源只有两根传输导线，根据CMOS集成电路应用需要，可在传输线的输出端与CMOS集成电路的输入端子clock、Voo、vss之间设置积分电路、耦合电路及检波电路，由此分离出交直流信号和再生出直流信号供给CMOS集成电路，它可省略一根传输导线和减化外供电源。此电路在某些应用场合中会明显突出其结构简单、性能可靠，成本低的特点。

主权项

1.集成电路的再生供电电路，包括带有clock输入端子的CMOS集成电路和维持逻辑操作的外供源，其特征在于交、直流外供源的二根传输导线的输出端连接有积分电路和耦合电路，由积分电路和耦合电路从外供源中分离出直流电压VDD和时钟信号clock分别供给CMOS集成电路中相对应的输入端子VDD、clock，输入端子VSS则与其中一根导线输出端直接相连；或者交流外供源的二根传输导线的输出端直接与CMOS集成电路的二个输入端子VSS、clock相连接，同时在二根传动导线的输出端跨接有检波电路，由检波电路从外供源的时钟脉冲波形中检取出来的直流电压V′DD作为再生的直流电压VDD供给CMOS集成电路。