[发明专利]视频图像显示存储器调序逻辑电路及方法无效

专利信息
申请号: 90106596.X 申请日: 1990-07-28
公开(公告)号: CN1024384C 公开(公告)日: 1994-04-27
发明(设计)人: 卡尔·马里恩·古塔格;伊恩·J·歇洛克;理查德·D·辛普森 申请(专利权)人: 德克萨斯仪器有限公司
主分类号: H04N1/387 分类号: H04N1/387
代理公司: 上海专利事务所 代理人: 吴淑芳
地址: 美国德*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种用于视频图像显示存储器(VRAM)的调序方法,其特征是在利用块写入模式将压缩后的数据按顺序写入由多个存储器单元组成的存储器中之前,对压缩数据的毕特位置进行重新排序,使得数据毕特能够如所要求的那样,相邻的毕特存入相邻的存储器单元中,因而在普通模式下,能够进行正确的数据读出。一种插入在压缩数据输入与实际数据总线之间的调序逻辑电路,它包括一多路转接器,将其输入口上的各个毕特传送到不同于正常模式下的输出口。
搜索关键词: 视频 图像 显示 存储器 逻辑电路 方法
【主权项】:
1.一种图像处理系统,包括一根地址总线、一根M毕特数据总线和多个存储器,每一存储器连接上述地址总线,并具有一个N毕特数据端口和一个用在块写入方式下的相应的N毕特专用寄存器,每一存储器可在通常模式和块写入模式下通过地址总线寻址,在通常模式下,存储器在对应于从地址总线上接收到的一个地址的一个存储区域中存储来自N毕特数据端口的N毕特数据,或者从对应于接收自地址总线的一个地址的一个存储区域中取出N毕特数据至N毕特数据端口,而在块写入模式下,根据从N毕特数据端口接收到的各个毕特是否为逻辑1或0,利用该各个毕特来控制相应的专用寄存器中的N毕特数据是否转移至与地址总线上接收到的一个地址相对应的存储区域中,其特征在于,还包括:一个调序电路,设置在M毕特数据总线与各存储器的N毕特数据端口之间,它具有一个通常模式,以通常写入操作次序将各存储器的N毕特数据端口的各个毕特连到M毕特数据总线的对应的单个毕特,还具有一个块写入模式,以不同于通常写入操作次序的压缩数据字次序将各存储器的N毕特数据端口的各个毕特连接到M毕特数据总线的各个毕特。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于德克萨斯仪器有限公司,未经德克萨斯仪器有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/90106596.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top