[发明专利]逻辑分析仪卡无效
申请号: | 92107283.X | 申请日: | 1992-01-27 |
公开(公告)号: | CN1028185C | 公开(公告)日: | 1995-04-12 |
发明(设计)人: | 李冰;黄培植 | 申请(专利权)人: | 李冰 |
主分类号: | G01R31/318 | 分类号: | G01R31/318;G06F15/74 |
代理公司: | 江苏省专利事务所 | 代理人: | 沈根水 |
地址: | 210018 *** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 逻辑分析仪卡,用于测试逻辑电平。它主要由多路采样电路、多路选择器、内存芯片、并行接口电路、地址计存器和地址计数器、环形振荡器、计算机地址总线、译码电路、控制信号电路组成。它具有路数较多,一个逻辑分析仪卡可当8路或16路或32路用,最多可在微机内插4个卡当128路用采样频率高,8路为133MHz、200MHz、400MHz,16路为66.5MHz、100MHz、200MHz;信号存贮量大,32K字节、成本低、电路可靠等。 | ||
搜索关键词: | 逻辑 分析 | ||
【主权项】:
1、逻辑分析仪卡,包括有多路采样电路、多路选择器、并行接口电路、计算机地址总线译码电路,控制信号电路组成,其特征是有内存芯片,地址寄存器和地址计数器、环形振荡器,它们的连接关系如下;排成L行S列的内存芯片矩阵,其矩阵中的单个内存片,它的数据位数为N,分别标记为m0、m1、……m0、m1……,第1列的L个内存片所有地址均接地址计数器,第2列到第S列的地址分别接各自的地址寄存器,寄存器的时钟端与环形振荡器的输出信号端相接,第1行的S个内存片的N个数据位均与多路选择器的输出端对应相接,多路选择器的输入端与多路采样电路的输出端对应相接,第2行接第2个N位输出端,推理第L行接第L个N位输出端,所有L行内存芯片通过各自的并行数据通路送往微机的数据总线,第1列到第S列的输出控制端OE分别接OE1-OES,第1行到第L行片选端CS分别接CS1-CSL或者列方向的CS端分别接CS1-CSS,行方向的OE端分别接OE1-OEL,地址计数器的时钟端接二选一电路的输出端,二选一电路的输入端之一接环形振荡器的输出脉冲,另一端接由计算机程序控制的加1脉冲电路m,S-1个地址寄存器的时钟端分别接环形振荡器的脉冲输出端。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于李冰,未经李冰许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/92107283.X/,转载请声明来源钻瓜专利网。