[发明专利]同步半导体存储器装置的数据输出缓冲器无效
| 申请号： | 93114141.9 | 申请日： | 1993-09-30 |
| 公开（公告）号： | CN1054940C | 公开（公告）日： | 2000-07-26 |
| 发明（设计）人： | 李镐哲 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G11C11/413 | 分类号： | G11C11/413;H01L27/108 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 肖掬昌,马铁良 |
| 地址： | 韩国京畿*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种数据输出缓冲器用来同步半导体存储装置，与外部时钟同步地进行数据的读／写，半导体存储装置包括第一移位寄存器，含有转送ＲＡＳ信号的大量时钟级；从第一移位电路预定级取出数据输出边缘信号的电路；第一锁存电路，产生具有ＲＡＳ信号信息的大量第一等待信号；第二移位电路，具传送ＣＡＳ信号的大量时钟级；第二锁存电路，产生含ＣＡＳ信号信息的大量第二等待信号；等待组合电路，接收第一和第二等待信号，以产生数据输出控制信号到数据输出缓冲器。 | ||
| 搜索关键词： | 同步 半导体 存储器 装置 数据 输出 缓冲器 | ||
【主权项】：
1.一种同步的半导体存储装置，包括：存储装置，用以存储数据；和数据输出缓冲装置，响应数据输出缓冲信号以输出存储在存储装置的数据；其特征在于：等待信号处理装置，响应时钟信号、地址选通信号和组合信号而产生所说数据输出缓冲器控制信号、以控制来自所说数据输出缓冲器的数据输出，其中由所说等待信号处理装置产生的数据输出缓冲器控制信号与所说时钟信号同步，且当所说地址选通信号为有效时，该数据输出缓冲器控制信号至少在第一周期是有效的，当所说地址选通信号为无效时的存储器预充电期间，该数据输出缓冲器控制信号也至少在第二周期是有效的，所说数据输出缓冲器既在所说第一周期也在所说第二周期期间输出在所说存储装置中所存储的数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/93114141.9/，转载请声明来源钻瓜专利网。
- 上一篇：弓膜沟植方法
- 下一篇：一种具有可调整的工件支承装置的复合式斜切锯
